微芯片以串行存储器进入存储基础设施市场 高性能数据中心计算控制器

亚利桑那州钱德勒，2019年8月5日随着人工智能(AI)和机器学习工作负载的计算需求加快，传统的并行DRAM存储器为下一代CPU提供了一个主要障碍，而下一代CPU需要更多的内存通道来提供更多的内存带宽。微芯片技术公司(纳斯达克市场：MCHP)今天，它宣布了一个扩大的数据中心投资组合，并进入了存储基础设施市场，这是该行业第一个商业上可用的串行内存控制器。 这个SMC 1000 8x25G使CPU和其他以计算为中心的SoC能够在相同的包足迹中使用四倍于并行附加DDR 4 DRAM的存储通道。微芯片的串行存储器控制器为这些超低延迟的计算密集型平台提供了更高的内存带宽和媒体独立性。

随着CPU内部处理核数目的增加，每个处理核可用的平均内存带宽减少了，因为CPU和SoC设备无法扩展单个芯片上并行DDR接口的数量，以满足不断增加的核心计数的需要。SMC 1000 8x25G通过符合8位开放内存接口(OMI)的25 Gbps通道与CPU接口，并通过72位DDR 4 3200接口连接内存。结果是，每个DDR 4内存通道所需的主机CPU或SoC引脚数量显著减少，从而允许更多的内存通道，并增加可用的内存带宽。

支持OMI的CPU或SoC可以利用具有不同成本、功率和性能指标的广泛媒体类型，而不必为每种类型集成唯一的内存控制器。相比之下，CPU和SoC内存接口通常以特定的接口速率锁定到特定的DDR接口协议，例如DDR 4。SMC 1000 8x25G是微芯片产品组合中的第一个内存基础设施产品，它支持与媒体无关的OMI接口。

数据中心应用程序工作负载要求基于OMI的DDIMM内存产品提供与当今基于并行DDR的内存产品相同的高性能带宽和低延迟结果。微芯片的SMC 1000 8x25G具有一个创新的低延迟设计，提供少于4 ns的增量延迟比传统的集成DDR控制器与LRDIMM。这导致基于OMI的DDIMM产品具有与类似的LRDIMM产品几乎相同的带宽和延迟性能。

微芯片数据中心解决方案业务部门副总裁皮特·哈森(PeteHazen)表示：“微芯片公司很兴奋地将业界第一台串行存储器控制器设备推向市场。”“新的内存接口技术(如开放内存接口(OMI)使广泛的SoC应用程序能够支持高性能数据中心应用程序日益增长的内存需求。微芯片进入内存基础设施市场，突显出我们致力于提高数据中心的性能和效率。“

IBM Power Systems的首席架构师史蒂夫·菲尔兹(Steve Field)说：“IBM客户的工作负载需求日益增加内存密集型，这就是为什么我们已经做出战略决定，让电源处理器内存接口利用OMI标准接口来增加内存带宽。”IBM感谢与微芯片公司合作提供这一解决方案。“

智能模块、美光公司和三星电子公司正在开发多个高效率的84引脚差分双列存储模块(DDIMM)，容量从16 GB到256 GB不等，符合JEDEC DDR 5标准DDIMM格式标准草案。这些DDIMM将利用SMC 1000 8x25G，并无缝插入任何符合OMI的25 Gbps接口。

引号

OpenCAPI联盟主席Myron Slota说：“开放内存接口(OMI)标准提供了一个有效的串行内存接口，因此广泛的CPU和SoC应用程序既可以扩展内存带宽，也可以无缝地在越来越多的新兴媒体类型(如存储类内存)之间进行转换。”OpenCAPI联盟提供免版税的主机和目标IP，并推动一系列广泛的举措，以确保标准的遵守。“

“谷歌客户受益于数据密集型应用程序，如需要高性能内存的机器学习和数据分析，”谷歌LLC平台基础设施技术主管罗布·斯派克(Rob Sendle)说。Google强烈支持基于开放标准的倡议，如开放内存接口(OMI)，它提供高性能的内存接口，以满足这些重要的带宽和延迟性能目标。“

开发工具

为了支持客户构建符合OMI标准的系统，SMC 1000附带了设计抵押品和ChipLink诊断工具，这些工具通过直观的GUI提供了广泛的调试、诊断、配置和分析工具。

定价和可用性

SMC 1000 8x25G现在正在取样。欲了解更多信息，请访问：https://www.microchip.com/smartmemory.

若要订购样品，请与芯片销售代表联系。

微芯片技术公司是智能、连接和安全嵌入式控制解决方案的领先半导体供应商。其易于使用的开发工具和全面的产品组合，使客户能够创造最佳设计，以降低风险，同时降低系统总成本和上市时间。该公司的解决方案为工业、汽车、消费者、航空航天和国防、通信和计算机市场的12.5万多名客户提供服务。总部设在亚利桑那州钱德勒的微芯片公司提供卓越的技术支持，以及可靠的交货和质量。欲了解更多信息，请访问微芯片网站www.microchip.com.